2016年10月12日水曜日

2016年11月29日:プリント基板の材料からデバイスの最新の設計ガイドラインについて

以下、案内文

一般社団法人エレクトロニクス実装学会
システムJisso-CAD/CAE研究会
「平成28年度第2回公開研究会」開催のご案内

回路・実装設計技術委員会
システムJisso-CAD/CAE研究会
主査: 除村 均(富士通アドバンストテクノロジ)
幹事: 齋藤 純一(シイエムケイ・プロダクツ)

◆開催主旨
テーマ「プリント基板の材料からデバイスの最新の設計ガイドラインについて」
1.名 称: エレクトロニクス実装学会
システムJisso-CAD/CAE研究会
平成28年度第2回公開研究会
2.日 時: 平成28年11月29日(火)午後1時30分-5時
3.場 所: 回路会館 地下会議室
JR中央線西荻窪駅下車徒歩約7分
〒167-0042 東京都杉並区西荻北3-12-2
TEL.03-5310-2010
地図 → http://www.e-jisso.jp/intro/intro07.html
4.講演: 各発表30分、質疑応答5分を予定
(1) DDR4デザインのSSO解析とDDR4の各配線トポロジーに    おけるPKG/IOモデルの影響
○益子 行雄 (日本電子回路工業会 理事)
(2) 半導体デバイスのデザインガイド活用研究
○荒井 正史 (日本AMD)
(3) 不具合基板の解決事例から学ぶ
動作マージンを増やす基板設計へのアプローチ
   ~基板設計ガイドライン(電源配線編)~
  ○飯坂直也、平井智 (アポロ技研)
(4) プリント基板製造設計のガイドライン
○      (プリント配線板メーカ)
(5) プリント基板材料の設計ガイドライン
○      (基材メーカ)
5.参加費: (テキスト代、消費税込み)
正会員
:3,000円
賛助会員
:3,000円(無料クーポン券使用可 注参照)
シニア会員
:2,000円
学生会員
:2,000円
非会員
:5,000円
会員外の学生
:2,000円
注:クーポン券は1枚まで利用可能。申し込み時にクーポン券番号を記入しないと、利用できません。
*参加費は当日会場受付にて徴収します。釣り銭のないようにお願いします。
6.申込方法 申し込みはここから
登録されますと参加票が返信されます
 ★申し込みをキャンセルされる場合はこちら
7.問い合わせ先 cae_uketsuke\jiep.or.jp
(メールアドレスは\を@に置き換えてください)

(1) DDR4デザインのSSO解析(同時スイッチング・アウトプット解析)とDDR4の各配線トポロジーにおけるPKG/IOモデルの影響
○益子 行雄 (日本電子回路工業会 理事
 内容:
 JPCA設計アカデミーでは、Xilinx社のKintex UltraScaleを用いたDDR4基板設計を試行しています。
貫通ビア、ビルドアップ基板など複数のテクノロジーで行い、
DDR4の配線トポロジーの違いやPackageモデル、Dieモデルの有無など、
様々な角度から検証し設計ガイドライン作成を進めています。
 最終的には設計した基板の製造/実測まで行い、JPCAライブラリとして利用していきます。
本セッションではその検証データを一部紹介しながら、DDR4 BUSの配線トポロジーについて検討します。

(参考)DDR4 SDRAM のトポロジおよび配線ガイドライン(XILINX)

(当ブログのコメント)
DDR4のプリント基板上への実装設計に、以下の図の様な例があります。
http://mssf.or.jp/27fyleaflet/27kairo.pdf
(注)DDRとはDouble Data Rateの略語で、クロッ クの両エッジでデータを転送するメモリシステムのことを言います。
 DDR4ではDDR3に比べてクロック周波数は2倍にし、
データ幅も2倍に拡大しているため、
メモリの情報伝送能力は全体として4倍に拡大する反面、信号品質の劣化と電源変動の増大するため、
システムの高信頼性設計が必須となります。

(参考)DDRメモリについて:パターン設計開発支援サイト。

(コンピュータに使われるDDR4メモリモジュール) 
https://www.google.co.jp/url?sa=t&rct=j&q=&esrc=s&source=web&cd=63&ved=0ahUKEwiwzY_C1djPAhULNY8KHSx2DvQ4PBAWCCUwAg&url=https%3A%2F%2Fipsj.ixsq.nii.ac.jp%2Fej%2Findex.php%3Faction%3Dpages_view_main%26active_action%3Drepository_action_common_download%26item_id%3D104245%26item_no%3D1%26attribute_id%3D1%26file_no%3D1%26page_id%3D13%26block_id%3D8&usg=AFQjCNFoH0MldMl73rTQxb4TbzBRWEjbAA&sig2=ID8EO4687Z_rXukpJoeHXQ&cad=rja
https://www.google.co.jp/url?sa=t&rct=j&q=&esrc=s&source=web&cd=63&ved=0ahUKEwiwzY_C1djPAhULNY8KHSx2DvQ4PBAWCCUwAg&url=https%3A%2F%2Fipsj.ixsq.nii.ac.jp%2Fej%2Findex.php%3Faction%3Dpages_view_main%26active_action%3Drepository_action_common_download%26item_id%3D104245%26item_no%3D1%26attribute_id%3D1%26file_no%3D1%26page_id%3D13%26block_id%3D8&usg=AFQjCNFoH0MldMl73rTQxb4TbzBRWEjbAA&sig2=ID8EO4687Z_rXukpJoeHXQ&cad=rja
サーバ用のDDR4の288ピンDIMMとノートPC用のDDR4の260ピンSO-DIMM

(参考)DDR4実装基板設計とシグナルインテグリティ検証の課題